

DF RAM 79

Y-DEC62y CREG75 Y-DEC62y

MUX 89

I/O INTERFACE 81

D.REG 82a

T_CACHE(A) 82b T_CACHE(B) 82c T_CACHE(C) 82d T_CACHE(D) 82e

MUX 89 MUX 89 MUX 89 MUX 89

CONFIG.REG. 84

CONTROL

IFA=X THEN positive ELSE negative 85

NEG 86

MUX 89

ADD 87

CMP 88 CMP 88

T_CACHE(A) 83a T_CACHE(B) 83b T_CACHE(C) 83c T_CACHE(D) 83d

71